集成電路學(xué)院劉玉璽團(tuán)隊(duì)提出基于圖神經(jīng)網(wǎng)絡(luò)的超導(dǎo)量子電路參數(shù)設(shè)計(jì)算法

　　【儀表網(wǎng) 研發(fā)快訊】 清華新聞網(wǎng)7月28日電 量子計(jì)算被視為下一代計(jì)算技術(shù)的重要方向，尤其是超導(dǎo)量子計(jì)算系統(tǒng)，因其快速發(fā)展和出色的表現(xiàn)，成為量子計(jì)算的主要候選平臺之一。然而，隨著超導(dǎo)量子芯片規(guī)模的快速增長，芯片參數(shù)的傳統(tǒng)手動(dòng)優(yōu)化設(shè)計(jì)變得極為復(fù)雜，亟需新的自動(dòng)化設(shè)計(jì)方法。
 

　　針對這一挑戰(zhàn)，清華大學(xué)集成電路學(xué)院劉玉璽教授研究團(tuán)隊(duì)創(chuàng)新性地提出利用圖神經(jīng)網(wǎng)絡(luò)的可擴(kuò)展特性，開發(fā)了一種被比喻為“三階梯擴(kuò)展(three-stair scaling)”的算法。該研究提出了一種基于圖神經(jīng)網(wǎng)絡(luò)的可擴(kuò)展的參數(shù)設(shè)計(jì)算法，利用小規(guī)模-中等規(guī)模-大規(guī)模的“三階放縮”機(jī)制，可實(shí)現(xiàn)對870量子比特的大規(guī)模超導(dǎo)量子芯片的頻率設(shè)計(jì)，取得了遠(yuǎn)超Google公司開發(fā)和應(yīng)用的Snake算法的效率優(yōu)勢。
 

　　本研究首先在小規(guī)模電路上通過數(shù)值模擬產(chǎn)生數(shù)據(jù)集，繼而監(jiān)督訓(xùn)練評估模型(evaluator)；由于超導(dǎo)量子電路的局域性質(zhì)和評估模型的特殊設(shè)計(jì)，評估模型可直接在中等規(guī)模電路上應(yīng)用；再利用評估模型給出的誤差，本研究在中等規(guī)模電路上無監(jiān)督訓(xùn)練設(shè)計(jì)模型(designer)；設(shè)計(jì)模型基于圖卷積神經(jīng)網(wǎng)絡(luò)構(gòu)建，可直接運(yùn)用于大規(guī)模超導(dǎo)量子電路，最終實(shí)現(xiàn)對大規(guī)模電路參數(shù)的高效設(shè)計(jì)。
 

 

圖1.算法總覽
 

　　研究成果表明，相比現(xiàn)有的國際先進(jìn)算法，本研究新提出的算法在優(yōu)化性能、設(shè)計(jì)效率和擴(kuò)展能力等方面均表現(xiàn)出顯著優(yōu)勢。例如，在包含約870個(gè)量子比特的大規(guī)模超導(dǎo)量子芯片上，所提出的算法能在27秒內(nèi)達(dá)到Snake算法51%的量子串?dāng)_誤差，而后者需耗時(shí)90分鐘。Snake算法是量子計(jì)算的全球引領(lǐng)者Google公司開發(fā)和使用的算法，被用于其2019年宣稱實(shí)現(xiàn)“量子優(yōu)越性”的著名超導(dǎo)量子計(jì)算機(jī)“Sycamore”中。
 

 

圖2. 結(jié)果對比
 

　　這一創(chuàng)新算法不僅為超導(dǎo)量子計(jì)算的實(shí)際應(yīng)用提供了強(qiáng)有力的工具，還為人工智能技術(shù)在量子計(jì)算硬件層面的應(yīng)用開辟了全新路徑，推動(dòng)了超導(dǎo)量子計(jì)算芯片設(shè)計(jì)的進(jìn)一步自動(dòng)化和智能化。相關(guān)代碼已在GitHub上公開，為國際同行提供了重要的參考和共享資源。
 

　　相關(guān)成果以“基于圖神經(jīng)網(wǎng)絡(luò)的超導(dǎo)量子電路可擴(kuò)展參數(shù)設(shè)計(jì)”(Scalable Parameter Design for Superconducting Quantum Circuits with Graph Neural Networks)為題，于7月22日發(fā)表在國際著名期刊《物理學(xué)評論快報(bào)》(Physical Review Letters)雜志。
 

　　論文的第一作者是清華大集成電路學(xué)院2021級博士生艾浩，通訊作者是劉玉璽教授，清華大學(xué)集成電路學(xué)院是論文的唯一單位。該項(xiàng)目得到科技創(chuàng)新2030—“量子通信與量子計(jì)算機(jī)”重大項(xiàng)目的支持。
 

　　論文鏈接：
 

　　https://doi.org/10.1103/yr9d-7z8k
 

　　供稿：集成電路學(xué)院
 

　　編輯：李華山
 

　　審核：黃思南